威盛筆試(Asic)
- 面試筆試
- 關注:2.18W次
2003 Asic部分
1.一個四級的Mux,其中第二級信號為關鍵信號,如何改善timing?
2.一個狀態機的題目用Verilog實現。
3.Asic中的design flow的實現。
4.用邏輯門畫出D觸發器。
5.給出某個一般時序電路的圖,有Tsetup,Tdelay,Tck
- 文章版權屬於文章作者所有,轉載請註明 https://yhjlw.com/zh-mo/mian/bishi/eqq67.html
2003 Asic部分
1.一個四級的Mux,其中第二級信號為關鍵信號,如何改善timing?
2.一個狀態機的題目用Verilog實現。
3.Asic中的design flow的實現。
4.用邏輯門畫出D觸發器。
5.給出某個一般時序電路的圖,有Tsetup,Tdelay,Tck