飛利浦筆試題目
- 面試筆試
- 關注:2.81W次
飛利浦筆試試題
1.用邏輯閘和cmos電路實現ab cd。
2.用一個二選一mux和一個inv實現異或。
3.給了reg的setup和hold時間,求中間組合邏輯的delay範圍。
4.如何解決亞穩態。
5.用Verilog/VHDL寫一個fifo控制器。
6.用Verilog/VDDL檢測stream中的特定字串。
1.用邏輯閘和cmos電路實現ab cd。
2.用一個二選一mux和一個inv實現異或。
3.給了reg的setup和hold時間,求中間組合邏輯的delay範圍。
4.如何解決亞穩態。
5.用Verilog/VHDL寫一個fifo控制器。
6.用Verilog/VDDL檢測stream中的特定字串。
- 文章版權屬於文章作者所有,轉載請註明 https://yhjlw.com/zh-tw/mian/bishi/d168l.html